依然として動いていないけど、ボーレート生成までは問題ない様になっています。バラックに近い雰囲気です。 測定風景 下に示したようなシングスステップ回路を使って、Data/Address ピン全部を見ている状態です。 1/ 0 : ; Lchika for INS8070 by efialtes_h…

シリアルテストはハードバグ１件、テストプログラムバグ１件、AS のバグ１件踏んで、週末に再テストです。 どうもロジアナでうまく止められないので、シングルステップの治具を作って追っかけていました。纏めて週末に記載します。

なにやらヤフオクで手頃な値段だったので、押さえてしまいました。 μPD751C 公式資料はまるっきりないけど、困らない程度。２個要るか、っていったらいらないかもしれません。これも制作待ちのキュー積みです。 ＃NECの石ばっかり増えてくるような気がします…

デバッグの進捗ではなくて、デバッグ時に基板変更箇所を書くと前に記載していたのでそのフォローです。 SBC8070 基板の回路 変更点は以下。こちらは大きな変更は入っていません。 (1) SIN は 4.7k でプルアップ。 シリアルが活線挿抜できるわけではないので…

2ヶ月ぐらい前に物自体は作ってあったのですが、やっとデバッグ開始です。 とりあえず Lチカは動いた。これで目視できるぐらいの速度なので遅い。 ; Lchika for INS8070 by efialtes_yh CPU 8070 TARGET: EQU "INS8070" ; more constants STACK: EQU 0x4200 …

通電してすぐにリセット極性が逆、までは修正したんですけど、CPUは走っているけど ROM アクセスが出ない。GAL の論理問題がないわけではないので書き換えたところ正しく書けず、クロックすら出ない、というところで止まっています。ライタは書けたと言って…

まずこちらの方です。回路は、というか2650UMの方を見ていなかったので page 外がアクセスできないことに気がついていませんでした。最初のページは ROM にしてあったので変更が必要ですが、もともと RAM には 32kB アドレスが入れてあったので、細かく ROM/…

今回も JLCPCB、輸送は今回は NES Express で、一週間ほどで届きました。 週末にでも手を付けましょう。どちらも回路多少いじったので、説明はまたデバッグのときにでも。 基板２枚

引き続いて SCN2650A の方も基板まで作りました。こちらは OPACK をどうするかが考えどころです。JIMさんは GND に落としているので、あまり考える必要はないのかも。 回路図 基板図

引き続き基板です。 基板配線図 部品実装するとこんな感じ。 部品実装図 正直今回程度でも 10cm 角は狭い。数日考えてから製造に出そうと思います。

休みのうちにというわけで、回路＋基板まで今日仕上げました。とりあえず今日は回路を出しておきます。 INS8070 SBC 説明無しだと分からなそうなのが、D7 だけを 4.7k でプルアップしていることですが、これは現在の NIBL ではそのアドレスに RAM があるかど…

SC/MP-III 用の NIBL はとりあえず無理矢理 AS assembler で通るようにしたので、とりあえずバラックで組んで試験するのと並行して、まず整数 Basic で都合の良い用に手直ししようかと。まず、メモリマップが気に入りません。当時のメモリ状況ならこれでよか…

i8008 もまだ検討中なのですが、SPLD周りで止まっています。1.25μS cycle で動かそうとすると結構タイミングが問題で、CPLD に取り替えようと 5V 系のものを入手しているんですが、書き込み方法周りで現状中断中。 それと、なにとなく８ビット機で BASIC を…

一応パッチは載せておきます。 --- OSI_BASIC_GSEELES.orig/osi_bas.s 2023-05-28 22:37:22.403333500 +0900 +++ OSI_BASIC_GSEELES.740/osi_bas.s 2023-05-28 22:58:27.884511500 +0900 @@ -5768,19 +5768,31 @@ ; STARTUP AND SERIAL I/O ROUTINES =======…

とりあえず Grant さんの OSI 6502 Basic 3.2 を焼いたところ、あっさり動いてしまいました。ほうめい版の WD65C02 より遅い理由は追求していませんが、実力でしょう。CPUクロックは2MHz、シリアルは内蔵のもの、速度は 19200bps です。 さて、とりあえずこ…

うーん、Unimon のポートは1文字も出ないでハングアップします。様子から見ると多分どっかで I/O ポートの設定を踏み潰して死んでいる感じです。進行状況を LED に出すようにフックしているんですけど、それすら出ない （というかポートディレクションレジス…

RESET 後にノイズが乗るのは、これも KiCAD化の時に余計なことした（TXD をプルダウン）影響でした。 Power On 時も問題ないようにするなら、インターフェース側からプルアップを引くのが良さそう。まだこちらの方はやっていません。 読み込みが上手くいかな…

すこしウェイトを入れてみましたが上手くいかない。リセット直後に UART をDisable している処理でノイズが載る、ような気がしてきた。 それと、入力もうまく取れない。これは私の考え違いのような気がする。

puts っぽい処理だと 8bit no-parity で取れるので良いのかな。 ただ、リセット直後がおかしい。もう少し待たないとだめみたい。何回かリセット押しているとうまくいくけど、気のせいだと思う。 1/ 0 : ;;; UARTTEST for MELPS740 2/ 0 : ;;; 2023-03/26 efi…

最初 0x55 (ascii で 'U') でテストして切れ目がわかりにくかったので、'U:' の２文字連続出力でテストしました。 1/ 0 : ;;; UARTTEST for MELPS740 2/ 0 : ;;; 2023/03/26 efialtes_htn 3/ 0 : ;;; 4/ 0 : ;;; Assumes PHI=8MHz - UART external clock = 3…

修正済。とりあえずＬチカは OK。 1/ 0 : ;;; L-chika for MELPS740 2/ 0 : ;;; 2022-11/08 efialtes_htn 3/ 0 : ;;; 4/ 0 : CPU MELPS740 5/ 0 : ; 6/ 0 : =MELPS740 TARGET: EQU "MELPS740" 7/ 0 : ; 8/ 0 : ;; VECTORS 9/ FFFA : ORG $FFFA 10/ FFFA : 00…

通電してみたところ動かないので、とりあえずオシロのデジタル入力に繋いでみました。 ループしているっぽいんですけど、R/\W の信号が変です。よくよく見たところ、 上は回路図から M50747データシートから。 あー、やってしまった。手製のライブラリバグだ…

まずU5のPICを焼きました。これは単に 307.2 KHz (ボーレート生成） を作るだけのものなので中身は殆どなにもないです。鈴木さんのとこ（電脳伝説）から適当に(ありがとうございます）流用です。 ま、こんな感じかな。 あちこち見ていたら M50747 の入力しき…

早くもバグが。データシートの読み違いでポート４とポート６を取り違えてました。この結果、 ＊CPUから入力 8bit、入出力 8bit を引き出したはずが ＊入力 8bit、出力 8bit を引き出した。 ことになっています。あと、P44-P47 を入力にするとピンが浮きにな…

4.7k x 8 の集積抵抗だけ発見されなかった（どこかにあるはず……）ため、調達に行ってさっさと組み立てました。まぁこの程度だとなんだかんだ言っても部品が揃うけど、集積抵抗やICソケットの色が違うのは仕方がない。 組み立て済み これからぼちぼちチェック…

JLCPCB に頼んでいた基板が着荷しました。DHL Economy で、到着まで６日、一日分受け取り損なったので合計７日と速いです。前に Ali 関係で China Post にして思いっきり遅かったので DHL にしたんだけどもっと遅い選択肢でいいかな。 到着パッケージ 今回は…

シリアルの確認はまだやっていませんがバラックで置いておくとすぐ動かなくなることもあり（笑）、基板作成の方をやっています。ピン番などは都合で調整。 M50747のピン配置が不味く、メモリ関連の配線がごちゃごちゃするので、どうせ自分用ですしメモリ取り…